(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2002-176154 (P2002-176154A)

(43)公開日 平成14年6月21日(2002.6.21)

(51) Int.CL'

識別記号

FΙ

テーマコート*(参考)

H01L 27/108

21/8242

H01L 27/10

625A 5F083

671A

審査請求 未請求 請求項の数12 OL (全 15 頁)


	::	
(21)出願番号	特顏2000-371106(P2000-371106)	(71)出顧人 000003078
		株式会社東芝
(22)出顧日	平成12年12月 6 日 (2000. 12.6)	東京都港区芝浦一丁目1番1号
		(72)発明者 山田 敬
		神奈川県横浜市磯子区新杉田町8番地 株
		式会社束芝横浜事業所内
		(72)発明者 梶山 健
		神奈川県横浜市磯子区新杉田町8番地 株
		式会社束芝横浜事業所内
		(74)代理人 100092820
		弁理士 伊丹 勝
		Fターム(参考) 5F083 AD17 GA09 HA02 JAD4 JA35
		LAO1 LA14 NAO1 PR39 PR40

(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【課題】 特性のばらつきが小さい縦型トランジスタを 持つ半導体装置とその製造方法を提供する。

【解決手段】 n型シリコン基板11にシリコン酸化膜 12を介してp型シリコン層13が形成されたSOI基 板10に、基板11に達する溝20を形成し、その溝2 0の下部にトレンチキャパシタCを形成する。キャパシ タCの蓄積電極22の上部の溝20に露出するシリコン 酸化膜12をエッチングして溝径拡大部25を形成し、 とこに埋め込みストラップ23をp型シリコン層13に 対してその下面のみに接するように埋め込む。埋め込み ストラップ23の上をキャップ絶縁膜24で覆い、その 上の溝20の側面に縦型トランジスタQを形成する。ト ランジスタQのソース、ドレインは、埋め込みストラッ .プ23からp型シリコン層13への上方拡散によるn・ 型拡散層31とp型シリコン層13の上面のn'型拡散 層32により構成する。



【特許請求の範囲】

【請求項1】 半導体基板上に絶縁膜により分離されて 第1導電型の半導体層が形成された基板と、

前記半導体層の上面から前記絶縁膜の内部にまで達する 深さをもって且つ、前記絶縁膜の上部で滞径が拡大され た溝径拡大部を有するように形成された溝の前記溝径拡 大部に前記半導体層の下面に接する状態で埋め込まれた 不純物拡散源と、

この不純物拡散源による前記半導体層の下面からの不純 物拡散による第2導電型の第1拡散層、前記半導体層の 10 上面からの不純物拡散による第2導電型の第2拡散層、 及び前記不純物拡散源の上方の前記溝の側面にゲート絶 緑膜を介して形成されたゲート電極を有するトランジス タと、を備えたことを特徴とする半導体装置。

【請求項2】 前記溝は、前記絶縁膜を貫通して前記半 導体基板の内部に達する深さに形成され、且つ前記絶縁 膜の下部に前記溝の途中まで埋め込まれた蓄積電極を持 つ、前記トランジスタと共にDRAMセルを構成するト レンチキャパシタが形成されていることを特徴とする請 求項1記載の半導体装置。

【請求項3】 前記蓄積電極上部の前記溝径拡大部に、 前記トランジスタの第1拡散層の不純物拡散源となる埋 め込みストラップが前記半導体層に対してその下面のみ に接する状態で埋め込み形成され、との埋め込みストラ ップがキャップ絶縁膜で覆われ、このキャップ絶縁膜上 に前記トランジスタのゲート電極が埋め込まれていると とを特徴とする請求項2記載の半導体装置。

【請求項4】 前記埋め込みストラップは、前記キャッ ブ絶縁膜の直下に埋め込まれた第1のストラップ膜と、 半導体層に対してその下面のみに接する状態で埋め込ま れた第2のストラップ膜とから構成されていることを特 徴とする請求項3記載の半導体装置。

【請求項5】 前記溝の溝径拡大部は、前記絶縁膜の厚 みの全範囲にわたって形成され、前記キャパシタの蓄積 電極が前記溝径拡大部の途中まで埋め込まれ、前記埋め 込みストラップは前記蓄積電極上に前記半導体層に対し てその下面のみに接する状態に埋め込まれていることを 特徴とする請求項3記載の半導体装置。

【請求項6】 前記半導体層は、二つのDRAMセルが 40 た埋め込みストラップを形成する工程と、 両端部に配置されるように、前記絶縁膜に達する深さに 埋め込み形成された素子分離絶縁膜により複数の島状素 子領域に区画され、前記トランジスタのゲート電極に接 続されたワード線が一方向に連続的に配設され、前記ト ランジスタの第2拡散層に接続されたピット線が前記ワ ード線と交差して配設されてDRAMセルアレイが構成 されていることを特徴とする請求項2記載の半導体装

【請求項7】 前記ピット線は、前記各島状衆子領域の 両端部のワード線に隣接する位置で各DRAMセル毎に 50 て第1導電型の半導体層が形成された基板に、前記半導

前記第2拡散層にコンタクトし、且つ前記島状素子領域 の中央部を横切って前記半導体層にコンタクトして前記 半導体層に固定電位を与えるためのボディ配線が形成さ れていることを特徴とする請求項6記載の半導体装置。

【請求項8】 前記半導体層は、二つのDRAMセルが 両端部に配置されるように、前記絶縁膜に達しない深さ に埋め込み形成された索子分離絶縁膜により複数の島状 **索子領域に区画され、前記トランジスタのゲート電極に** 接続されたワード線が一方向に連続的に配設され、前記 トランジスタの第2拡散層に接続されたピット線が前記 ワード線と交差して配設されてDRAMセルアレイが構 成されていることを特徴とする請求項2記載の半導体装 置。

【請求項9】 半導体基板上に絶縁膜により分離されて 第1 導電型の半導体層が形成された基板に、前記半導体 層を貫通して前記絶縁膜の内部に達する深さの溝を形成

前記溝に露出した前記絶縁膜を選択エッチングして、前 記半導体層の下面を露出させる溝径拡大部を形成する工 20 程と、

前記溝の溝径拡大部に前記半導体層の下面にのみ接する 状態で不純物拡散源を埋め込み形成する工程と、

前記溝にゲート絶縁膜を介してゲート電極を埋め込み形 成する工程と、

前記半導体層に、上面からの不純物拡散及び前記不純物 拡散源による下面からの不純物拡散によりソース、ドレ イン拡散層を形成する工程とを有することを特徴とする 半導体装置の製造方法。

【請求項10】 半導体基板上に絶縁膜により分離され この第1のストラップ膜に接して前記溝径拡大部に前記 30 て第1導電型の半導体層が形成された基板に、前記半導 体層及び前記絶縁膜を貫通して前記半導体基板の内部に 達する深さの溝を形成する工程と、

> 前記溝内にキャパシタ絶縁膜を介して蓄積電極を埋め込 む工程と、

> 前記蓄積電極上方の前記溝の側面に露出した前記絶縁膜 をエッチングして前記半導体層の下面を露出させる溝径 拡大部を形成する工程と、

> 前記溝の溝径拡大部に前記蓄積電極に重なり且つ、前記 半導体層の下面にのみ接する状態で不純物がドープされ

前記埋め込みストラップをキャップ絶縁膜で覆う工程 Ł.

前記キャップ絶縁膜上方の前記溝の側面にゲート絶縁膜 を形成した後、前記溝にゲート電極を埋め込む工程と、 前記半導体層に、上面からの不純物拡散及び前記埋め込 みストラップによる下面からの不純物拡散によりソー ス、ドレイン拡散層を形成する工程とを有することを特 徴とする半導体装置の製造方法。

【請求項11】 半導体基板上に絶縁膜により分離され

体層及び前記絶縁膜を貫通して前記半導体基板の内部に 達する深さの潜を形成する工程と、

前記湖内にキャパシタ絶縁膜を介して蓄積電極を埋め込 む工程と、

前記蓄積電極上に不純物がドープされた第1のストラッ ブ膜を埋め込む工程と、

前記第1のストラップ膜上方の前記溝の側面に露出した 前記絶縁膜をエッチングして前記半導体層の下面を露出 させる溝径拡大部を形成する工程と、

且つ、前記半導体層に対してその下面にのみ接する状態 で不純物がドーブされた第2のストラップ膜を埋め込む 工程と、

前記第2のストラップ膜をキャップ絶縁膜で覆う工程 ٤.

前記キャップ絶縁膜上方の前記溝の側面にゲート絶縁膜 を形成した後、前記溝にゲート電極を埋め込む工程と、 前記半導体層に、上面からの不純物拡散及び前記第2の ストラップ膜による下面からの不純物拡散によりソー ス、ドレイン拡散層を形成する工程とを有することを特 20 ぱ、T.Hamamoto et al., "Well concentration: A novel 徴とする半導体装置の製造方法。

【請求項12】 半導体基板上に絶縁膜により分離され て第1導電型の半導体層が形成された基板に、前記半導 体層及び前記絶縁膜を貫通して前記半導体基板の内部に 達する深さの溝を形成する工程と、

前記溝の側面に露出する前記絶縁膜をエッチングして前 記半導体層の下面を露出させる溝径拡大部を形成する工 程と、

前記溝内にキャパシタ絶縁膜を介して前記溝径拡大部の 途中までの深さに蓄積電極を埋め込む工程と、

前記蓄積電極上の前記溝径拡大部に前記蓄積電極に重な り且つ、前記半導体層に対してその下面にのみ接する状 態で不純物がドーブされた埋め込みストラップを形成す る工程と、

前記埋め込みストラップをキャップ絶縁膜で覆う工程

前記キャップ絶縁膜上方の前記溝の側面にゲート絶縁膜 を形成した後、前記溝にゲート電極を埋め込む工程と、 前記半導体層に、上面からの不純物拡散及び前記埋め込 みストラップによる下面からの不純物拡散によりソー ス、ドレイン拡散層を形成する工程とを有することを特 徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、半導体装置とそ の製造方法に係り、特にトレンチキャパシタと縦型トラ ンジスタにより構成されるDRAMセルを持つ半導体装 置とその製造方法に関する。

[0002]

【従来の技術】1トランジスタ/1キャパシタにより構 50 その上部に形成されるトランジスタQの接続ノードであ

成されるメモリセルを用いたDRAMは、髙集積化の一 途を辿っており、世代毎にセル面積の縮小が図られてい る。セル面積を縮小するためには、基本的に、構成要素 であるトランジスタとキャパシタの占有面積をそれぞれ 低減する必要がある。キャパシタに関しては、小さいセ ル占有面積のなかで如何に必要とするキャパシタ容量を 確保するかが問題であり、キャパシタ絶縁膜の高誘電率 化や実効キャパシタ面積増大のための構造等が世代毎に 開発されている。トランジスタに関しては、平面構造の 前記溝の溝径拡大部に前記第1のストラップ膜に重なり 10 まま、ソース、ドレイン拡散層深さやゲート絶縁膜厚の 低減、基板不純物濃度の増加等、スケーリング則を基本 として微細化が行われてきた。

> 【0003】今後更にトランジスタを微細化するために は、チャネル長の縮小と共にしきい値が低下してしまう 現象 (短チャネル効果) を抑制すべく、ゲート絶縁膜の 薄膜化と基板不純物濃度の高濃度化が必要不可欠とな る。しかし、基板不純物濃度を高めると、基板とストレ ージノードとの間の接合リークが増大し、メモリセルの データ保持能力が低下することが知られている(例え scaling limitation factor derived from DRAM retent ion time and its modeling", IEDM Tech.Dig.,p.915,1 995).

【0004】また、ゲート絶縁膜を薄膜化する場合、ゲ ート絶縁膜の耐圧を確保するためにワード線電圧の低電 圧化が必要になる。しかし、DRAMのメモリセルに用 いるトランジスタはキャパシタに蓄えられた電荷を長く 保持できるように、通常のロジックに比べてオン時のリ ーク電流を低くする必要があるため、しきい値を髙めに 30 設定しなければならない。そして、しきい値が高いまま ワード線電圧を下げると、キャパシタへの書き込み信号 量が低下し、動作マージンが劣化する危険性がある。 【0005】とれらの問題を解決する高密度DRAM用 セルの構造として、基板に形成したトレンチの下部にキ ャパシタを形成し、上部にトレンチ側面をチャネルとす る縦型トランジスタを形成する構造が提案されている (U.Gruening et al., "A NovelTrench DRAM Cell with a VERtical Access Transistor and BuriEd STrap(VERI BEST) for 4Gb/16Gb", IEDM Tech. Dig., 1999) . 【0006】上記文献で提案されているDRAMセルの

ビット線方向の断面構造を図28に示す。基板1は、キ ャパシタCを形成する下部にn型層が埋め込まれてお り、上部のトランジスタQが形成される部分がp型層で ある。この基板1に、n型層に達するトレンチ1が形成 され、このトレンチ1の下部にキャパシタ絶縁膜2を有 するキャパシタCが形成される。キャパシタCの蓄積電 極上には、これに連続する埋め込みストラップ3が形成 される。

【0007】埋め込みストラップ3は、キャパシタCと

り且つ、トランジスタQの下部の拡散層5の不純物拡散 源でもある。埋め込みストラップ3上はキャップ絶縁膜 4で覆われ、との上のトレンチ側壁を利用して縦型のト ランジスタQが形成される。p型層の上面から形成され た拡散層 6 と、埋め込みストラップ 3 からの不純物拡散 により形成された拡散層5がトランジスタのソース、ド レインとなる。

【0008】トランジスタQのゲート電極と一体にワー ド線♥しが形成される。折り返しビット線構造の場合、 ssWLが配置される。との場合ビット線BLは、Pa ssWLの間で、拡散層6にコンタクトさせることにな る。

[0009]

【発明が解決しようとする課題】この様に、図28のD RAMセルは、従来のトレンチキャパシタの上部にゲー ト電極を埋め込むことで、従来のDRAMセルとほぼ同 様の方法で縦型トランジスタを形成している。とれによ り、トランジスタのチャネル長は、セル占有面積と関係 ネル効果に影響されることなく、セル占有面積を小さく することができる。

【0010】しかし、上述のDRAMセルでは、埋め込 みストラップ3の上面位置が、多結晶シリコンの埋め込 み工程のエッチバック深さで決定されるため、縦型トラ ンジスタQのチャネル長がエッチバックプロセスにより ばらつく。従って、トランジスタ特性のばらつきが問題 になる。

【0011】この発明は、上記事情を考慮してなされた つ半導体装置とその製造方法を提供することを目的とし ている。

[0012]

【課題を解決するための手段】との発明に係る半導体装 置は、半導体基板上に絶縁膜により分離されて第1導電 型の半導体層が形成された基板と、前記半導体層の上面 から前記絶縁膜の内部にまで達する深さをもって且つ、 前記絶縁膜の上部で溝径が拡大された溝径拡大部を有す るように形成された溝の前記溝径拡大部に前記半導体層 の不純物拡散源による前記半導体層の下面からの不純物 拡散による第2導電型の第1拡散層、前記半導体層の上 面からの不純物拡散による第2導電型の第2拡散層、及 び前記不純物拡散源の上方の前記溝の側面にゲート絶縁 膜を介して形成されたゲート電極を有するトランジスタ と、を備えたことを特徴とする。

【0013】との発明によると、半導体基板上に絶縁膜 により分離されて第1導電型の半導体層が形成された基 板(いわゆるSOI(Silicon On Insulator)基板)を用 いて、溝の側面に形成される縦型トランジスタのソー

ス、ドレインは、半導体層の下面から上方への不純物拡 散と上面から下方への不純物拡散により形成されるよう にしている。従って、縦型トランジスタのチャネル長 は、半導体層の厚みと上下面からの不純物拡散深さによ り決まり、下部の不純物拡散源となる埋め込み層のエッ チバック工程のばらつきの影響を受けることがない。 【0014】この発明をDRAMに適用した場合には、 溝は、絶縁膜を貫通して半導体基板の内部に達する深さ に形成され、且つ絶縁膜の下部に溝の途中まで埋め込ま ワード線WLに隣接して、隣接セルのパスワード線Pa 10 れた蓄積電極を持つ、トランジスタと共にDRAMセル を構成するトレンチキャパシタが形成される。またこの 場合、蓄積電極上部の溝径拡大部に、トランジスタの第 1 拡散層の不純物拡散源となる埋め込みストラップが半 導体層に対してその下面のみに接する状態で埋め込み形 成され、この埋め込みストラップがキャップ絶縁膜で覆 われ、とのキャップ絶縁膜上にトランジスタのゲート電

【0015】具体的に埋め込みストラップは、例えば、 キャップ絶縁膜の直下に埋め込まれた第1のストラップ なく深さ方向に確保することができる。従って、短チャ 20 膜と、この第1のストラップ膜に接して溝径拡大部に半 導体層に対してその下面のみに接する状態で埋め込まれ た第2のストラップ膜とから構成される。或いはまた、 溝の溝径拡大部が、絶縁膜の厚みの全範囲にわたって形 成され、キャバシタの蓄積電極が溝径拡大部の途中まで 埋め込まれ、埋め込みストラップは蓄積電極上に半導体 層に対してその下面のみに接する状態に埋め込まれるよ うにしてもよい。

極が埋め込まれる。

【0016】DRAMセルアレイを構成する場合、半導 体層は、二つのDRAMセルが両端部に配置されるよう もので、特性のばらつきが小さい縦型トランジスタを持 30 に、絶縁膜に達する深さに埋め込み形成された累子分離 絶縁膜により複数の島状素子領域に区画される。そし て、トランジスタのゲート電極に接続されたワード線が 一方向に連続的に配設され、トランジスタの第2拡散層 に接続されたビット線がワード線と交差して配設されて DRAMセルアレイが構成される。

【0017】 この様なDRAMセルアレイにおいて、セ ルアレイの基板電位を固定するためには、例えばビット 線を、各島状素子領域の両端部のワード線に隣接する位 置で各DRAMセル毎に第2拡散層にコンタクトさせ の下面に接する状態で埋め込まれた不純物拡散源と、と 40 る。そして、島状素子領域の中央部を横切って、半導体 層にコンタクトするボディコンタクト配線を形成すれば よい。或いはまた、紫子分離絶縁膜を絶縁膜に違しない 深さに形成すれば、各島状衆子領域の半導体層は底部で 連続するから、セルアレイ周辺で基板電位を容易に固定 することができる。

> 【0018】この発明による半導体装置の製造方法は、 半導体基板上に絶縁膜により分離されて第1導電型の半 導体層が形成された基板に、前記半導体層を貫通して前 記絶縁膜の内部に達する深さの満を形成する工程と、前 50 記溝に露出した前記絶縁膜を選択エッチングして、前記

半導体層の下面を露出させる溝径拡大部を形成する工程 と、前記溝の溝径拡大部に前記半導体層の下面にのみ接 する状態で不純物拡散源を埋め込み形成する工程と、前 記溝にゲート絶縁膜を介してゲート電極を埋め込み形成 する工程と、前記半導体層に、上面からの不純物拡散及 び前記不純物拡散源による下面からの不純物拡散により ソース、ドレイン拡散層を形成する工程とを有すること を特徴とする。

【0019】この発明に係る半導体装置の製造方法はま た、半導体基板上に絶縁膜により分離されて第1導電型 10 の半導体層が形成された基板に、前記半導体層及び前記 絶縁膜を貫通して前記半導体基板の内部に達する深さの 満を形成する工程と、前記満内にキャパシタ絶縁膜を介 して蓄積電極を埋め込む工程と、前記蓄積電極上部の前 記溝の側面に露出した前記絶縁膜をエッチングして前記 半導体層の下面を露出させる溝径拡大部を形成する工程 と、前記溝の溝径拡大部に前記蓄積電極に重なり且つ、 前記半導体層の下面にのみ接する状態で不純物がドープ された埋め込みストラップを形成する工程と、前記埋め 込みストラップをキャップ絶縁膜で覆う工程と、前記キ ャップ絶縁膜上方の前記溝の側面にゲート絶縁膜を形成 した後、前記溝にゲート電極を埋め込む工程と、前記半 導体層に、上面からの不純物拡散及び前記埋め込みスト ラップによる下面からの不純物拡散によりソース、ドレ イン拡散層を形成する工程とを有することを特徴とす る。

【0020】との発明に係る半導体装置の製造方法は更 に、半導体基板上に絶縁膜により分離されて第1導電型 の半導体層が形成された基板に、前記半導体層及び前記 絶縁膜を貫通して前記半導体基板の内部に達する深さの 30 溝を形成する工程と、前記溝内にキャパシタ絶縁膜を介 して蓄積電極を埋め込む工程と、前記蓄積電極上に不純 物がドープされた第1のストラップ膜を埋め込む工程 と、前記第1のストラップ膜上方の前記溝の側面に露出 した前記絶縁膜をエッチングして前記半導体層の下面を **露出させる溝径拡大部を形成する工程と、前記溝の溝径** 拡大部に前記第1のストラップ材料膜に重なり且つ、前 記半導体層に対してその下面にのみ接する状態で不純物 がドープされた第2のストラップ膜を埋め込む工程と、 前記第2のストラップ膜をキャップ絶縁膜で覆う工程 と、前記キャップ絶縁膜上方の前記溝の側面にゲート絶 縁膜を形成した後、前記溝にゲート電極を埋め込む工程 と、前記半導体層に、上面からの不純物拡散及び前記第 2のストラップ膜による下面からの不純物拡散によりソ ース、ドレイン拡散層を形成する工程とを有することを 特徴とする。

【0021】 この発明に係る半導体装置の製造方法は更 に、半導体基板上に絶縁膜により分離されて第1導電型 の半導体層が形成された基板に、前記半導体層及び前記 絶縁膜を貫通して前記半導体基板の内部に達する深さの 50 セルに共通のブレート電極として構成される。蓄積電極

溝を形成する工程と、前記溝の側面に露出する前記絶縁 膜をエッチングして前記半導体層の下面を露出させる溝 径拡大部を形成する工程と、前記満内にキャパシタ絶縁 膜を介して前記満拡大部の途中までの深さに蓄積電極を 埋め込む工程と、前記蓄積電極上の前記溝径拡大部に前 記蓄積電極に重なり且つ、前記半導体層に対してその下 面にのみ接する状態で不純物がドープされた埋め込みス トラップを形成する工程と、前記埋め込みストラップを キャップ絶縁膜で覆う工程と、前記キャップ絶縁膜上方 の前記溝の側面にゲート絶縁膜を形成した後、前記溝に ゲート電極を埋め込む工程と、前記半導体層に、上面か らの不純物拡散及び前記埋め込みストラップによる下面 からの不純物拡散によりソース、ドレイン拡散層を形成 する工程とを有することを特徴とする。

[0022]

【発明の実施の形態】以下、図面を参照して、との発明 の実施の形態を説明する。

[実施の形態1]図1は、この発明を1/2ピッチの折 り返しビット線構造のDRAMセルアレイに適用した実 20 施の形態の平面図であり、図2及び図3はそれぞれ、図 1のA-A'断面図及びB-B'断面図である。

【0023】との実施の形態では、n型単結晶シリコン 基板11上に、シリコン酸化膜12等の絶縁膜により分 離されたp型単結晶シリコン層13が形成されたSOI 基板10を用いている。シリコン層13の厚みは、トラ ンジスタのチャネル長を規定することになるので、予め 一定値に調整されている必要がある。最近市販されてい るSOI基板は、シリコン層の厚みが数%以内のばらつ きで供給されているので、市販のSOI基板を用い得

る。とのSOI基板10に、p型シリコン層13及びシ リコン酸化膜12を貫通し、n型シリコン基板11の内 部に達する深さの溝20が形成され、この溝20の下部 にトレンチキャパシタCが形成され、上部にトランジス タQが形成されている。

【0024】SO[基板10のp型シリコン層13は、 STI (Shallow Trench Isolation) 法により埋め込ま れた素子分離絶縁膜40によって、隣接する二つのセル 領域となる矩形の島状素子領域14に区画される。図1 に示すように、キャパシタCは、各島状素子領域14の 40 端部に埋め込み形成され、このキャパシタCに重なるよ ろに、島状素子領域14の端部側面にトランジスタQが 形成される。但し、実際の製造工程では、島状素子領域 14を区画する前に、溝20にキャパシタC及びトラン ジスタQが形成されることになる。

【0025】キャパシタCは溝20の下部側壁に、例え ぱON (Oxide/Nitride) 膜によりキャパ シタ絶縁膜21を形成し、更にこの溝20にn型多結晶 シリコン層からなる蓄積電極22を埋め込んで作られ る。キャパシタCは、n型シリコン基板11を全メモリ

22の上端は、シリコン酸化膜12の厚みの途中に位置 する。この蓄積電極22とトランジスタQを接続するた めの埋め込みストラップ23は、蓄積電極22上に連続 するようにn型多結晶シリコン等により形成される。

【0026】埋め込みストラップ23は、トランジスタ Qの下部のn・型拡散層31の不純物拡散源としても用 いられており、このとき不純物は埋め込みストラップ2 3中若しくは蓄積電極22中から埋め込みストラップ2 3を介してp型シリコン層13中へ拡散される。 ととで ン層13の下面のみに接するように埋め込まれることで ある。そのために、蓄積電極22が埋め込まれた溝20 の上部には、シリコン酸化膜12を横方向にエッチング して後退させることによって径を拡大させた溝径拡大部 25が設けられている。この溝径拡大部25に蓄積電極 22に重なるように埋め込みストラップ23を、p型シ リコン層 13 に対してその下面のみに接する状態で埋め 込んでいる。埋め込みストラップ23の上部は、キャッ ブ絶縁膜24で覆われる。

の上部に露出するp型シリコン層13の側面にゲート絶 縁膜30が形成され、ゲート電極となる多結晶シリコン 層33aが埋め込まれる。p型シリコン層13の溝20 に接する上面からトランジスタQの上部拡散層32が形 成される。この様に、キャパシタCが埋め込まれた溝2 0の上部に、p型シリコン層13の上下面からの拡散に よるソース、ドレイン拡散層31、32が形成されて、 **縦型トランジスタQが作られる。**

【0028】トランジスタQのゲート電極となる多結晶 シリコン層33aは、その後の索子分離絶縁膜40の埋 30 蓄積電極22が形成される。蓄積電極22の上面は、S め込み工程で各素子領域毎に分離される。そして、との 多結晶シリコン層33aに重なるように、多結晶シリコ ン層33b及びWSi2層34が積層されて、この積層 膜がパターン形成されてワード線WLとなる。ワード線 上はシリコン窒化膜36と層間絶縁膜37で覆われ、こ の上にビット線(BL)38が形成される。ビット線3 8は、島状素子領域14の中央部即ち二つの通過ワード 線の間でn・型拡散層32にコンタクトさせる。このビ ット線コンタクトBLCには、コンタクト孔を介してn のコンタクト孔に例えばコンタクトプラグ39が埋め込 まれる.

【0029】この実施の形態によると、SOI基板を用 いて、埋め込みストラップ23がp型シリコン層13の 下面のみに接するように、溝20の溝径拡大部25に埋 め込まれる。そして、縦型トランジスタQの下部拡散層 31は、埋め込みストラップ23からの上方拡散のみに より形成される。従って、縦型トランジスタQのチャネ ル長は、埋め込みストラップ23のエッチバック量の影 響でばらつくことはない。言い換えれば、チャネル長の「50」ブ絶縁膜24を形成する。このキャップ絶縁膜24は、

制御性は、SOI基板10のp型シリコン層13の膜厚 のばらつきの範囲程度に向上する。

【0030】また、キャパシタCの蓄積電極22はキャ パシタ絶縁膜21によりシリコン基板11から絶縁分離 され、各トランジスタQの拡散層もシリコン酸化膜12 によりシリコン基板 1 1 から絶縁分離されている。この ため、ソフトエラー耐性やノイズ耐性が高いものとなっ ている。更に、もし、シリコン酸化膜12がないとする と、図28の従来例に示すように、埋め込みストラップ 重要なことは、埋め込みストラップ23が、p型シリコ 10 23による寄生トランジスタを抑制するために、埋め込 みストラップ23を形成する部分の側壁にある程度の厚 みを持つ側壁絶縁膜の形成が不可欠になる。しかしこの 実施の形態では、埋め込みストラップ23は、シリコン 酸化膜12の内部に埋め込まれているから、寄生トラン ジスタを抑制するための格別の手当を必要としない。

【0031】次に、との実施の形態のセルアレイの製造 工程を、図2の断面に着目して、図4~図9を参照して 説明する。図4は、キャパシタCが形成された状態を示 している。SOI基板10にまず、バッファ酸化膜41 【0027】キャップ絶縁膜24が埋め込まれた溝20~20~とシリコン窒化膜42からなるマスクをバターン形成す る。そして、RIEによりSOI基板10をエッチング して、n型シリコン基板11の内部にまで達する深さの 溝20を形成する。この後、図では示さないが、必要に 応じて、満20の底部からプレート電極を低抵抗化する ためのn・型拡散層を形成する。

> 【0032】次いで、溝20の側壁にON膜等からなる キャパシタ絶縁膜21を形成した後、n型不純物がドー プされた多結晶シリコンを堆積し、RIEによりエッチ バックして、満20の途中まで埋め込む。これにより、 〇 1 基板 1 0 のシリコン酸化膜 1 2 の途中に位置するよ うにする。

【0033】この後、図5に示すように、蓄積電極22 の上方にあるキャパシタ絶縁膜21をエッチング除去 し、更に溝20に露出しているシリコン酸化膜12をH F溶液等によりエッチングして所定距離後退させて、p 型シリコン層13の下面43を露出させた溝径拡大部2 5を形成する。

【0034】そして、図6に示すように、再度n型不純 ・型拡散層32に重なるn・型拡散層35が形成され、そ 40 物がドープされた多結晶シリコン膜を堆積して溝20を 埋め込み、これをRIE等の異方性エッチングによりエ ッチバックして、蓄積電極22に重なる埋め込みストラ ップ23を形成する。埋め込みストラップ23は、その 上面位置がp型シリコン層13の下面位置より低くなる ように、言い換えれば、埋め込みストラップ23がp型 シリコン層13に対してその下面のみに接する状態で溝 径拡大部25に埋め込む。

> 【0035】その後、図7に示すように、満20に、埋 め込みストラップ23を覆うシリコン酸化膜等のキャッ

この上に埋め込み形成されるゲート電極と蓄積ノードと を分離するためのもので、シリコン酸化膜等の埋め込み によってもよいし、或いは埋め込みストラップ23の表 面を酸化して得られるシリコン酸化膜やそれらの複合 膜、更には、埋め込みストラップ23上にも形成れさる ことになるゲート絶縁膜で兼ねることもできる。

【0036】そして、p型シリコン層13の上面にイオ ン注入によりn゚型拡散層32を形成し、熱酸化により 溝20の側面にゲート絶縁膜30を形成し、ゲート電極 となる多結晶シリコン膜33aを堆積する。ゲート絶縁 10 膜30の熱酸化工程或いはそれ以降の熱工程で、埋め込 みストラップ23のn型不純物はp型シリコン層13に 上方拡散し、n・型拡散層31が形成される。

【0037】次いで、図8に示すように、STI法によ る索子分離工程を行う。即ち、シリコン窒化膜44等に よりマスクを形成し、多結晶シリコン膜33a、ゲート 絶縁膜30、キャップ絶縁膜24, p型シリコン層13 をRIEによりエッチングして索子分離溝を形成した 後、シリコン酸化膜等の素子分離絶縁膜40を埋め込 より平坦化する。ととでは、素子分離溝を、シリコン酸 化膜12に達する深さに形成しており、これにより二つ のDRAMセルを形成する各島状素子領域14のp型シ リコン層 13は、互いに他の島状素子領域 14から絶縁 分離される。

【0038】との後、少なくとも溝20以外のシリコン 窒化膜44をエッチング除去した後、図9に示すよう に、多結晶シリコン膜33b、WSi2膜34、シリコ ン窒化膜36の積層膜を堆積し、これらの積層膜をパタ ーニングして、ワード線WLを形成する。

【0039】そして、図2に示すように、ワード線WL の側壁にもシリコン窒化膜を形成した後、層間絶縁膜3 7を堆積する。この層間絶縁膜37にワード線WLにセ ルフアラインされたコンタクト孔を形成し、イオン注入 によりn・型拡散層35を形成する。そして、コンタク ト孔にコンタクトプラグ39を埋め込んだ後、ビット線 38を形成する。

【0040】との実施の形態の製造工程によれば、埋め 込みストラップ23のエッチバックの制御は、p型シリ コン層13の厚みより深くすればよく、これにより埋め 40 込みストラップ23はp型シリコン層13の下面のみに 接する状態になる。従ってトランジスタのチャネル長制 御のために厳しいエッチバック量制御を行うという必要 がなく、製造歩留まりは向上する。

【0041】との実施の形態において、電極材料や絶縁 材料は一例であり、他に種々選択可能である。また前述 のように、埋め込みストラップ23は、p型シリコン層 13の下面位置より深くエッチバックすることが重要で あり、例えばキャパシタCの蓄積電極22の上面に達す るまでエッチバックしてもよい。但しこの場合、蓄積電 50 【0047】[実施の形態3]図13は、他の実施の形

極22の表面に予めエッチングストップのための薄いシ リコン酸化膜等を形成しておくことが好ましい。これに より、蓄積電極22のエッチングを抑えることができ る。

12

【0042】なおこの場合、埋め込みストラップ23と しては、溝20の外側にシリコン酸化膜12の側方エッ チングにより拡げた溝径拡大部25のみに残ることにな り、キャパシタCの蓄積電極22との電気的接続が不十 分になる可能性がある。 とれに対しては、図5の工程で キャパシタ絶縁膜21をオーバーエッチングして、蓄積 電極22の側面に埋め込みストラップ23が接触するよ うに、手当をしておくことが好ましい。

【0043】 [実施の形態2] 図10は、他の実施の形 態によるDRAMセルアレイの断面図を、先の実施の形 態の図2に対応させて示している。平面図は、図1と同 じである。先の実施の形態と異なるのは、埋め込みスト ラップ23が、2層のストラップ膜である多結晶シリコ ン膜23a、23bにより構成されている点である。と れらの2層のうち、最初の多結晶シリコン層23 aは、 む。素子分離絶縁膜40は好ましくは、CMP処理等に 20 溝径拡大部25を形成する前に、キャパシタCの蓄積電 極22よりも上部の溝20の側壁に、キャパシタ絶縁膜 がない状態で積層される。そして、溝径拡大部25を形 成した後、第2層目の多結晶シリコン層23 bが、p型 シリコン層13の下面のみに接する状態で溝径拡大部2 5に埋め込まれる。

> 【0044】との実施の形態の製造工程を説明すれば、 図4までは先の実施の形態と同様である。この後、蓄積 電極22上のキャパシタ絶縁膜21をエッチング除去し た後に、図11に示すように、n型不純物をドープした 30 多結晶シリコン膜23 aを、堆積とエッチバックにより 溝20に埋め込む。或いは、多結晶シリコン膜23aを 蓄積電極22上に選択成長させる方法でもよい。このと き、多結晶シリコン膜23aの上面は、シリコン酸化膜 12の途中に位置するようにする。

【0045】との状態で、図12に示すように、HF溶 液等による等方性エッチングにより、シリコン酸化膜1 2をエッチングして後退させる。これにより、p型シリ コン層13の下面43が露出する溝径拡大部25が形成 される。そして、図10に示すように、多結晶シリコン 膜23bを、堆積とエッチバックにより、p型シリコン 層13の下面にのみ接触するように埋め込む。このとき エッチバックは、多結晶シリコン膜23aの上面が露出 するまで行うことができる。その後は、先の実施の形態 と同様である。

【0046】 この実施の形態によると、埋め込みストラ ップ23を2層の多結晶シリコン膜23a, 23bによ り形成することにより、キャパシタ絶縁膜のオーバーエ ッチングを十分に行わなくても、蓄積電極22と埋め込 みストラップ23の電気的接続は確実になる。

態によるDRAMセルアレイの断面図を、先の実施の形態の図2に対応させて示している。平面図は、図1と同じである。先の実施の形態と異なるのは、溝径拡大部25がシリコン酸化膜12の厚み範囲全体にわたって形成され、キャバシタCの蓄積電極22の上面が溝径拡大部25に位置して広い面積をもって埋め込まれていること、そしてその上部に埋め込みストラップ23がp型シリコン層13の下面のみに接するように形成されていることである。

【0048】その製造工程を説明すれば、図14に示す 10 ように、キャパシタ用の溝20をRIEによりエッチングした後、引き続きHF溶液によりエッチングを行って、シリコン酸化膜12の端面を後退させる。これにより、p型シリコン層13の下面43が露出する溝径拡大部25が形成される。

【0049】この後、図15に示すように、キャバシタ 絶縁膜21を形成し、多結晶シリコン膜の堆積とエッチ バックにより蓄積電極22を埋め込む。蓄積電極22の 上面は、シリコン酸化膜12の途中に位置するように し、その上部にあるキャバシタ絶縁膜はエッチング除去20 する。この後は、先の実施の形態1と同様である。

【0050】との様に、キャパシタ用の満20の形成直後に、シリコン酸化膜12を後退させるエッチングを行うととにより、蓄積電極22と埋め込みトラップ23の間の電気的接続がキャパシタ絶縁膜21で妨げられるととがなく、従ってキャパシタ絶縁膜のエッチング条件や、埋め込みストラップのエッチバック条件に厳しい制御性が要求されることがない。これにより、高歩留まりが得られる。

【0051】[実施の形態4]図16及び図17は、別 30 の実施の形態によるDRAMセルアレイの平面図とその A-A'断面図を、実施の形態1の図1及び図2に対応 させて示している。実施の形態1と異なる点は、ビット 線コンタクトBLCの配置のみである。即ち、実施の形態1の場合、一つの島状素子領域14の両端部にキャパシタCとトランジスタQによるDRAMセルが形成され、その間を2本の通過ワード線が走るレイアウトにおいて、その2本の通過ワード線の間即ち島状素子領域14の中央部に二つのセルに共通のビット線コンタクトBLCを配置している。 40

【0052】 これに対してこの実施の形態では、同様のセルレイアウトにおいて、一つの島状素子領域14の両端部二つのセルに対するビット線コンタクトBLCをそれぞれ別々に、各セルのワード線の隣接する位置に配置している。従ってまた、トランジスタの上部n'拡散層32は、島状素子領域14の全面には必要がなく、ビット線コンタクトBLCの位置のみに形成している。

【0053】との実施の形態によると、ビット線コンタ タクトBLCを形成する工程の前に、通過ワード線の間クト数が増えるとによりビット線の寄生容量が増える に、ボディコンタクトBDCの領域にコンタクト孔を関可能性があるが、ビット線からキャパシタまでの抵抗を 50 け、ことにコンタクト層51を埋め込む。好ましくは、

小さくすることができ、容量と抵抗の積で決まる配線遅延時間を結果的に削減し、データ番き込み、読み出しの 速度向上が可能になる。

【0054】[実施の形態5] ことまでの実施の形態は、折り返しビット線構造の場合であるが、この発明はオープンビット線方式にも適用できる。図18は、オープンビット線方式にも適用できる。図18は、オープンビット線方式の実施の形態によるDRAMセルアレイの平面図であり、図19はそのA-A'断面図である。キャパシタCとトランジスタQの関係、埋め込みストラップ23による上方拡散のみによりトランジスタQの下部n'拡散層31が形成される点等、基本的な特徴は実施の形態1と同様である。従って、実施の形態1と対応する部分には同じ符号を付して詳細な説明は省く。【0055】オープンビット線方式の場合には、図18に示すように、通過ワード線がない状態で、一つのセル毎に島状素子領域14が形成され、ビット線方向に隣接するセルの間隔は、間に素子分離絶縁膜40を挟んで最小加工寸法程度まで小さくすることができる。

【0056】[実施の形態6]図20及び図21は、オープンピット線方式の他の実施の形態によるDRAMセルアレイの平面図とそのA-A'断面図である。実施の形態5との相違は、ピット線BLに沿ってセルの向きを全て同じにしただけである。この様に、セルの向きを揃えることにより、セルアレイの繰り返しパターンがより単純になり、リソグラフィ工程のマージンが向上する。従って図に示したように、下部n*型拡散層32が素子分離絶縁膜40まで達するようになるまで微細化することも可能となる。これにより、拡散層容量も低減し、接合リークも抑制することが可能になる。

【0057】 [実施の形態7] ことまでの実施の形態では、縦型トランジスタQの基板電位は考えていない。各島状索子領域14のp型シリコン層13は、底部のシリコン酸化膜12と素子分離絶縁膜40により他の領域から絶縁分離されており、このままではフローティングになるため、動作不安定の原因になる。図22は、基板電位を固定することを可能とした実施の形態のDRAMセルアレイの平面図であり、図23はそのA-A'断面図である。

【0058】このDRAMセルアレイ構造は、図16及 び図17を基本とするもので、ビット線コンタクトBL Cを各セルの直近位置に配置する構成としている。そして、各島状素子領域14の中央部、即ちパスワード線のスペースを利用して、p型シリコン層13の電位固定のためのボディコンタクトBDCを連結するボディ配線(BDL)52を、パスワード線の間に配設している。【0059】具体的な製造工程としては、ヒット線コンタクトBLCを形成する工程の前に、通過ワード線の間に、ボディコンタクトBDCの領域にコンタクト孔を開 な、ボディコンタクトBDCの領域にコンタクト孔を開

(9)

図23に示すように、コンタクト底部をリセスエッチン グし、p・型層53を形成した後に、p型不純物を含む 多結晶シリコン等のコンタクト層51を埋め込む。更に とのコンタクト層51をワード線方向に連結する、p型 不純物がドープされた多結晶シリコンやW等の低抵抗配 線材料によりボディ配線52をパスワード線の間に埋め 込む。

15

【0060】この様に、ボディ配線52を埋め込み形成 して、p型シリコン層13に基板電位を与えることによ り、トランジスタの安定動作が可能になる。図23で は、コンタクト孔をリセスエッチングしてコンタクト層 51を埋め込んでいるが、これはパスワード線を挟んで 隣接する二つのセル間のリークを低減する上で有効であ

【0061】[実施の形態8]図24は、図23の実施 の形態を基本として、これを少し変形した実施の形態で ある。即ち、ボディコンタクトBDCのコンタクト層5 1の周囲に索子分離絶縁膜40より浅い分離用絶縁膜5 4を埋め込んでいる。この構造は、実施の形態1の製造 工程において、STI法による索子分離溝のエッチング 20 工程後に、続けて分離用絶縁膜54を埋め込むための浅 い分離溝エッチングを行い、素子分離絶縁膜40と同時 に分離用絶縁膜54を埋め込むことで得られる。或いは 深いSTIと浅いSTIを別々に分けて形成してもよ 63.

【0062】この様なボディコンタクト構造とすれば、 トランジスタの基板電位を固定することができ、パスワ ード線の下に形成されるチャネルや空乏層に起因するボ ディコンタクトBDC部の接合リークが効果的に抑制さ れる。また、バスワード線を挟んで隣接する二つのセル 30 間のリークを低減する上でも、実施の形態7より好まし い。またこの構造では、n・型拡散層32を図2と同様 に、島状索子領域14の全面に形成しても差し支えな 63.

【0063】[実施の形態9]図25は、ボディコンタ クト配線を配設することなく、セルアレイ領域の周辺で トランジスタの基板電位を固定することを可能とした実 施の形態である。とれは、実施の形態1の図2の構造を 基本としている。図2と異なる点は、STIにより形成 される素子分離絶縁膜40の深さを、p型シリコン層1 40 図である。 3の厚み未満、従ってシリコン酸化膜12に達しない深 さとしている点である。これにより、各島状素子領域1 4は、完全には絶縁分離されず、p型シリコン層 13の 底部で互いに連結された状態となる。

【0064】但しこの場合、埋め込みストラップ23か らp型シリコン層13への上方拡散により形成されるn ・型拡散層31が溝20の全周で形成されると、ビット 線方向に隣接するセルの間で短絡を生じ、或いは短絡し なくてもリークが増大するおそれがある。そこで、埋め 込みストラップ23の埋め込み前に、その部分の滞20 50 図2に対応する断面図である。

には、n・型拡散層31の形成が必要な一辺を除く残り の3辺に側壁絶縁膜61を形成している。

【0065】具体的には、図26に示すように、キャバ シタCの蓄積電極22を埋め込んだ後、溝20の上部側 壁にキャバシタ絶縁膜21より厚いシリコン酸化膜等の 側壁絶縁膜61を形成する。このときの平面図を示す と、図27 (a) のようになる。この後、図27 (b) に示すように、側壁絶縁膜61のうち、後に埋め込みス トラップからの不純物拡散を行う一辺部のみを選択的に 10 エッチング除去して、3辺にだけ残す。この後、実施の 形態1と同様の工程で埋め込みストラップ23を形成す

【0066】この実施の形態によると、ボディコンタク ト配線を形成することなく、セルアレイ周辺で基板電位 を固定することができる。

【0067】との発明は、上記実施の形態に限られな い。即ち上記実施の形態では、DRAMセルアレイに適 用した場合を説明したが、その縦型トランジスタの集積 化構造及びその製造方法は、チャネル長の制御性に優れ ているという特徴を有するものであり、この意味でDR AMセルアレイに限らず、他の半導体メモリや論理集積 回路等に適用しても有効である。

[0068]

【発明の効果】以上述べたようにこの発明によれば、S O I 基板を用いて、溝の側面に形成される縦型トランジ スタのソース、ドレインは、半導体層の下面から上方へ の不純物拡散と上面から下方への不純物拡散により形成 されるようにしている。従って、チャネル長は半導体層 の厚みと上下面からの不純物拡散深さにより決まり、特 性のばらつきのない優れた縦型トランジスタが得られ

【図面の簡単な説明】

【図1】 この発明の実施の形態による DRAMセルアレ イの平面図である。

【図2】図1のA-A'断面図である。

【図3】図1のB-B'断面図である。

【図4】同実施の形態の製造工程を説明するための断面 図である。

【図5】同実施の形態の製造工程を説明するための断面

【図6】同実施の形態の製造工程を説明するための断面 図である。

【図7】同実施の形態の製造工程を説明するための断面 図である。

【図8】同実施の形態の製造工程を説明するための断面 図である。

【図9】同実施の形態の製造工程を説明するための断面 図である。

【図10】他の実施の形態によるDRAMセルアレイの

17 【図11】 同実施の形態の製造工程を説明するための断 面図である。

【図12】同実施の形態の製造工程を説明するための断 面図である。

【図13】他の実施の形態によるDRAMセルアレイの 図2に対応する断面図である。

【図14】同実施の形態の製造工程を説明するための断 面図である。

【図15】同実施の形態の製造工程を説明するための断 面図である。

【図16】他の実施の形態によるDRAMセルアレイの 図1 に対応する平面図である。

【図17】図16のA-A'断面図である。

【図18】他の実施の形態によるDRAMセルアレイの 図1に対応する平面図である。

【図19】図18のA-A'断面図である。

【図20】他の実施の形態によるDRAMセルアレイの 図1に対応する平面図である。

【図21】図20のA-A'断面図である。

図1に対応する平面図である。

*【図23】図22のA-A' 断面図である。

【図24】他の実施の形態によるDRAMセルアレイの 図23に対応する断面図である。

【図25】他の実施の形態によるDRAMセルアレイの 図23に対応する断面図である。

【図26】同実施の形態の製造工程を説明するための断 面図である。


【図27】同実施の形態の製造工程を説明するための平 面図である。

10 【図28】従来の縦型トランジスタを用いたDRAMセ ルアレイの断面図である。


【符号の説明】


10…SOI基板、11…n型シリコン基板、12…シ リコン酸化膜、13…p型シリコン層、14…島状素子 領域、20…溝、21…キャパシタ絶縁膜、22…蓄積 電極、23…埋め込みストラップ、24…キャップ絶縁 膜、25…溝径拡大部、30…ゲート絶縁膜、31.3 2, 35…n^{*}型拡散層、33a, 33b…多結晶シリ コン膜、34…WSi2膜、3·6…シリコン窒化膜、3 【図22】他の実施の形態によるDRAMセルアレイの 20 7…層間絶縁膜、38…ビット線、40…素子分離絶縁 膜、C…キャパシタ、Q…トランジスタ。


【図1】





【図18】

















[図22]







【図27】








【図24】



[図25]



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:		
☐ BLACK BORDERS		
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES		
☐ FADED TEXT OR DRAWING		
BLURRED OR ILLEGIBLE TEXT OR DRAWING		
☐ SKEWED/SLANTED IMAGES		
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS		
☐ GRAY SCALE DOCUMENTS		
☐ LINES OR MARKS ON ORIGINAL DOCUMENT		
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY		
OTHER.		

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.